사진=머니투데이방송

고대역폭메모리(HBM) 수요가 폭증하는 가운데, 첨단 패키징 공정이 반도체 병목 현상을 부추기고 있다. 특히 TSMC의 CoWoS(Chip-on-Wafer-on-Substrate) 패키징 캐파가 사실상 글로벌 AI 칩 출하량을 결정하는 구조가 형성되면서, 반도체 산업의 병목 지형이 근본적으로 바뀌고 있다는 분석이 나온다.

24일 반도체업계에 따르면 최근 AI 가속기 수요는 GPU(그래픽처리장치) 단품이 아닌 HBM이 결합된 패키지 단위로 형성되고 있다. 엔비디아의 최신 AI GPU 역시 HBM과의 통합 패키징을 전제로 공급되며, 해당 공정은 대부분 TSMC의 2.5D 패키징인 CoWoS 라인을 통해 생산된다.

문제는 이 패키징 공정의 생산능력이 수요 증가 속도를 따라가지 못하고 있다는 점이다. TSMC의 CoWoS 캐파는 지난해 기준 월 웨이퍼 5만~6만장 수준으로 추정된다. 그러나 이미 주요 고객사들이 상당 물량을 선점하면서 실질적인 가용 캐파는 여전히 부족한 상태다.

CoWoS 캐파 증설 속도는 연간 70% 수준에 달할 정도로 공격적으로 이뤄지고 있지만, 여전히 AI 반도체 수요 증가 속도가 이를 상회하고 있다는 게 병목의 핵심 원인으로 지목된다. 업계 한 관계자는 "HBM 공급 부족보다 CoWoS 슬롯 확보가 더 어려운 상황"이라며 "GPU 출하량은 사실상 TSMC 패키징 캐파에 의해 결정되고 있는 상황"이라고 설명했다.

그동안 HBM 공급 병목 현상의 주요인으로 메모리 제조사들의 캐파 부족이 지목돼 왔다. 이에 삼성전자와 SK하이닉스 등 메모리 업체들이 HBM 생산능력을 빠르게 확대하는 추세다. 다만 최종 출하량은 패키징 캐파에 의해 제한되는 '역전 현상'이 나타나고 있다는 분석이다. 실제로 일부 AI 고객사는 HBM 물량을 확보하고도 패키징 슬롯 부족으로 제품 출하가 지연되는 사례가 발생한 것으로 전해진다.

전문가들은 이러한 흐름이 단기적인 병목을 넘어 산업 구조 자체를 바꿀 가능성에 주목하고 있다. 패키징 기술이 단순 후공정이 아닌 핵심 경쟁력으로 부상하면서, 파운드리·메모리·패키징 간 경계가 흐려지고 수직 통합 경쟁이 심화될 수 있다는 분석이다.

이 관계자는 "AI 반도체 시장의 성장 속도는 더 이상 설계나 미세공정 기술만으로 결정되지 않고, '얼마나 정교하게 묶을 수 있는가'라는 패키징 역량이 새로운 승부처"라며 "반도체 산업의 권력 구조 역시 그에 맞춰 재편될 가능성이 높다"고 말했다.

설동협 머니투데이방송 MTN 기자